# (12) 公開特許公報(4)

### 特開平6-152346 (11)特許出頭公開番号

(43)公開日 平成6年(1994)5月31日

技術表示個所

F

斤内整理番号

被別記号

7402-5 ]

2/12

H 0 3 K

(51)IntCl.

審査請求 未請求 請求項の数3(全 7 頁)

			i
(21)出版番号	特顯平4-293345	(71)出限人 000000295	000000295
			冲配负工规株式会社
(22)出願日	平成4年(1992)10月30日		東京都港区虎ノ門1丁目7番12号
		(72) 発明者	计段
			東京都港区成ノ門1丁目7番12号
			工業株式会社内
		(74)代理人	(74)代理人 弁理士 柿本 恭成

## (54) [発明の名称] 両相信号発生回路

【目的】 正相信号と逆相信号が共に"H"レベルまた は"し" レベルになることを防止する。 (存正有) (57) [要約]

【情成】 インバータ51,52及びNAND回路の信 号伝達選延時間をTı, T?及びT3とする。入力倡号 1, 62で逐次反転され、T! +T? 遅れた"H"の正 相信号S。11となる。逆相信号S。12は、NAND 12がT3遅れて"H"となった後、正相信号So 11 る。入力信号Si 11が"L"になると、逆相信号Si 回路61によってT! +T? +T3 遅れて"し"とな Si 11が"H" レベルのとき、それがインバータ6

本発明の第1の実施例の両相信号発生回路

**が運延時間T! +T? -T3 遅れて"し"となる。** 

【請求項1】 入力端子から入力される入力信号に基づ き相補的な正相信号及び逆相倡号を生成し、それらの両 (特許請求の範囲)

所定の信号伝達迢延時間T1を有し、前記入力端子及び 第1の出力増子間に直列接続された1段または複数段の 相信号を第1及び第2の出力端子から出力する両相信号

前記信号伝達運延時間下。と異なる信号伝達時間下。を 有し、該第1の論理回路の最終段出力または中間段出力 に基づき開閉制御され、前記入力信号を入力して前記第 2の出力協子へ出力する第2の結項回路とを、 インパータからなる第1の論理回路と、

【精求項2】 前記第1の論理回路は、前記複数段のイ 備えたことを特徴とする両相信号発生回路。 ンバーから施成り、

前記第2の出力端子へ出力するNAND回路またはNO 段出力に基づき開閉制御され、前記入力信号を入力して 前記第2の論理回路は、前記複数段のインバータの最終 R回路で構成したことを特徴とする請求項1記載の両相 信号発生回路。

灰斑龙

【精坎項3】 前記第1の論理回路は、前記複数段のイ ンスーから首長つ、

2の出力増子へ出力するNAND回路またはNOR回路 に基づき関閉制御され、前記入力信号を入力して前記第 とで、構成したことを特徴とする請求項1記載の両相信 前記第2の論理回路は、前記複数段のインバータの中間 段出力を反転するインバータと、前記インバータの出力 号発生回路

[発明の詳細な説明]

[0001]

20,60:第1,第2の倫理問題

【産糞上の利用分野】本発明は、半導体集積回路等にお いて、フリップフロップ回路 (以下、FFという) のク ロック信号等に用いられる正相信号及び逆相信号からな る両相信号を発生する両相信号発生回路に関するもので

[0002]

【従来の技術】従来、このような分野の技術としては、 例えば次のような文献に記載されるものがあった。 ロウェーブ セオリーアンド テクニクス (IEEE TRANS

女献:アイイイ トランスアクションズ オン マイク

**投税されたインバータ33及びFET34を介して投税** 

り、"し"フベルの正柏信号 2。1 によってオフ状態に なるトランジスタである。同様に、FET24及び31 は、"H" レベルの斑柏信号 S。 2 によってオン状態と

"H" レベルの正相信号 S。 1 によってオン状態とな

点N3に接続されている。FET21及び34ほ、

して控税点N4に接続されている。接続点N4は、国列

スケーラに用いられており、入力信号Si 1を入力する シャリー アベイラブル 1/4 GaAs ダイナミ ック プリスケーラ A 9.5GHzCommercially Available 14図2は、前記文献に記載された従来の両相信号発生 回路の一構成例を示す構成因である。この両相信号発生 回路は、例えば9.5GH2程度のダイナミック型プリ [12] (1988-12) IEEE (米) NL TAHASI, H. IT 1/4 GaAs Dynamic Prscaler ) " P. 1913-19 0.K. VEDA and R. YAMAMOTO "ア 9. 5GHz コマー ACTIONS ON MICROWAVE THEORY ANDTECHNIQVES) 3.6.

子2と、逆相信母S。2を出力する第2の出力磕子3と を、有している。入力増子!には、第1の出力増子2が **俊続されると共に、信号反転用のインバータ 4 を介して** 入力増子1と、正相信号S。1を出力する類1の出力増 例えばGaAsを用いた電界効果トランジスタ(以下、 **覧2の出力増子3が接続されている。インバータ4は、** 

FETという)で構成されている。

【0004】図4は、従来のマスタスレーブ型FFの回 る出力端子12とを有し、これらの間には、同一構成の マスタFF20とマスタFF30が縦続されている。マ スタFF20は、入力塩子11と接続点N1との間に接 焼された転送用FET21を有し、その接続点N1が値 **导反転用のインパータ22を介して接続点N2に接続さ** ンパータ23及び転送用FET24を介して、接税点N 1 に接続されている。 スレーブドド30は、接続点N2 と接続点N3との間に接続された転送用FET31を有 し、その接続点N3が信号反転用のインバータ32を介 イミングチャートであり、この図を参照しつつ、図2の の正相信号S。1として出力格子2から出力される。さ 増子2から出力されると共に、インバータ4で反転され ト"し"フスジの斑粒値中S。2が出力船中3 ぞの出力 単相の入力信号Silを入力することにより、正相信号 れている。接続点N2は、値列接続された信号反転用イ [0003] 図3は、図2に示す両相信号発生回路の夕 1 が"し" フベルの場合、それがそのまま"し" レベル "H" アベルの斑描信与 So 2が出力発子3から出力さ れる。また、入力信号Si 1が"H"レベルの場合、そ れがそのまま"H"レベルの正相信号S。1として出力 Nを入力する入力端子!1と、出力信号OUTを出力す 動作を説明する。入力端子1に入力される入力信号Si 路因である。このマスタスレーブ型FFは、入力信号 S。 1及び逆相信号S。 2からなる両相信号が得られ される。以上のように、図2の両相信号発生回路では、 る。このような英相信号の通用回路例を図4に示す。 らに、入力信号Silは、インバータ4で反応され、

を説明する。正相信号 S。 1 が"H" レベルで逆相信号 S。 2 が"し"レベルの場合、入力信号INが入力端子 11から入力されると、抜入力信号 INがオン状態のド ET21を介して接続点N1を通り、インバータ22で 【0005】次に、図4のマスタスレーブ型FFの動作 反転された後、投税点N2へ送られる。正相信号S。1 になるトランジスタである。

"し" フベルの斑描信号 S。 2 によってオン状態

(4)

特開平06-152346

が"し"レベルで連相信号3。2が"H"レベルになる と、接続点N2上の入力信号1Nは、インパータ23で 反応され、オン状態のFET24を介して、接続点N1 へ帰還する。このインパータ22、23及びFET24 の帰還ループにより、入力信号1Nが保持される。ま た、接続点N2を通り、オン状態のFET31を介し で接続点N3を通り、オン状態のFET31を介し は、インパータ3で反応された後、接続点N4と送り は、インパータ3で反応された後、接続点N4と送り れ、出力信号0UTとして出力端子12から出力され る。正相信号5。1が"H"レベルで、逆相信号1N は、インパータ3で反応された後、接続点N4と送られ、エカ信号1N7、第2、2から出力され る。正相信号5。1が"H"レベルで、逆相信号5。2が"L"インパータ33で反応され、送続点N4上のら出方され、 は、インパータ33で反応され、オン状態のFET34 を介して接続点N3へ帰還する。このようなインパータ32、33及びFET34の隔週ループにより、入力信

母!Nが保持される。 [0006] 【発明が解決しようとする課題】しかしながら、従来のあったうな両相信号発生回路では、次のような顕越があった。従来の両相信号発生回路は、インバータ 4 の信号を選連延時間 Tがあるため、迷相信号、2 が正相信号、1 に比べ該信号へ選連延時間 Tだけ違れ、状に当1 レベルまたは、1 にアベルになるといり間類があった。例えば、9 ・5 G H × 程度の分イミック型ブリスケーラ等に用いられる両相信号程生回路では、信号伝導延時間 Tを近くすることは可能であるが、その選延時間 Tを近くすることは可能であるが、その選近時間 Tを近くすることはできない。そのため、このような正相信号、1 及び逆相信号、2 で変数に対して当型 F では、正相信号S。1 と逆相信号。2 が短い時間でも共に"L"レベルになると、接続

[0007] 図4のマスタスレーブ型FFでは、共に "L" レベルになるということが問題になるが、それと は逆に、共に "H" レベルになることが問題になる回路 もある。従って、従来の両相信号発生回路では、その用 途上の制願を受けることになる。本発明は、前記従来技 ダが持っていた禁題として、正相信号と逆相信号の立ち 上り及び立ち下りが重複する点について解決した両相信 号発生回路を提供するものである。

[0008]

点NI及びN2の電位が不安定になって認動作の原因と

(課題を解決するための手段) 第1の発明は、前記課題を解決するために、入力場子から入力される入力信号に参づき相補的な正相信号及び逆相信号を生成し、それらの再相信号を第1及び第2の出力場子から出力する両相信号発生回路において、次のような手段を設けている。即ち、第1の発明では、所定の信号伝達運延時間1.を有し、前記入力端子及び第1の出力端子間に直列接続された1段または複数段のインバータからなる第1の箱理回路と、前記信号伝達運延時間1.と異なる信号伝達運運

延時間1。を有し、核類1の論理回路の最終段出力また は中間段出力に基づき開閉制御され、前記入力信号を入 カレて前記第2の出力端子へ出力する第2の論理回路と 【0009】第2の発明は、第1の発明の第1の論理回路を、前記インパータで構成し、第2の論理回路を、前記インパータの最終段出力に基づき開閉制御され、前記スンパータの最終段出力に基づき開閉制御され、前記スカイ 第1の発明の第1の論理回路を、前記インパータの中間段出す。第2の論理回路を、前記インパータで有限に、第2の論理回路を、前記インパータの中間段出力を反応するインパータと、前記インパータの出力に基づき開閉制御され、前記入力信号を入力して前記第2の出力端子へ出力するNAND回路またはNOR回路とで、構成している。

**力信号が第1の論理回路に入力されると、この入力信号** が1段または複数段のインバータによって逐次反転され 【作用】第1の発明によれば、以上のように両祖信号発 生回路を構成したので、入力信号が第1の論理回路に入 カされると、眩入力倡号が1段または複数段のインバー タによって逐次反転された後、信号伝達遅延時間T゚だ け遅れて、例えば正相信号が第1の出力端子から出力さ れる。第2の論理回路は、前記インバータの最終段また は中間段出力に基づき開閉制御され、前記入力信号を入 カレて信号伝達遅延時間To だけ遅れて、例えば逆相信 号を第2の出力端子から出力する。第2の発明では、入 た後、信号伝達遅延時間T。だけ遅れて、例えば正相信 号が前記第1の出力端子から出力される。NAND回路 またはNOR回路で構成された第2の論理回路は、前記 れ、前記入力倡号を入力して倡号伝達遵延時間T.だけ 複数段のインバータの最終段出力によって開閉制御さ [0010]

避れて、例えば逆相信号を第2の出力端子から出力する。第3の発明では、入力信号が第1の論理回路に入力されると、該入力信号が1段または複数段のインバータによって選次反応された後、信号伝達選延時間1.2代け遅れて、例えば正相信号が第1の出力端子から出力される。前記複数段のインバータの中間段出力は、第2の論理回路内のインバータで反応された後、NAND回路またはNOR回路が開閉される。このNAND回路またはNOR回路が開閉される。このNAND回路またはNOR回路が開閉される。このNAND回路またはNOR回路が開閉される。このNAND回路またはNOR回路を通った入力信号は、信号伝達選延時間 11、だけ遅れて、例えば逆相信号が第2の出力端子から出力される。 従って、前記模型を解決できるのである。

【0011】 【映簡型】

第10実施例

図1は、本発明の第1の実施例を示す両相信号発生回路 の構成図である。この両相信号発生回路は、入力信号S 111を入力する入力端子41と、正相信号S。11及 び逆相信号S。12をそれぞれ出力する第1, 第2の出

力端子42,43とを、有している。入力端子41と第 に入力婦子41と第2の出力端子43との間にも、逆相 0が接続されている。第1の論理回路50は、入力側が 入力端子41に接続されたインバータ51を有し、その 52を介して第1の出力端子42に接続されている。 頭 2の論理回路60は、2入力のNAND回路61で構成 され、その一方の入力側が入力端子41に、他方の入力 遅延時間を、それぞれて1, T2及びT3とし、入力信 ミング調整を行う第1の槍理回路50が接続され、さら 信号S。11のタイミング調整を行う第2の指模回路6 インパータ51の出力倒に被禁点Nılが、インパータ **密が第1の出力矯子42に、出力図が第2の出力猶子4** 2 (=1,) に等しく、T, +T, >T, (=T, ) と 1の出力増子42との間には、入力信号S: 11のタイ インパータ51, 52及びNAND回路61の信号伝道 3 に、それぞれ接続されている。また、本実施例では、 号Si 11と正相信号S。12の位相差がT: +T いう条件に数定されている。

【0012】図5は、図1の両相信号発生回路のタイミングチャートであり、この図5を参照しつン、図1の動作を説明する。なお、入力信号S:11と正相信号S:11及び迎相信号S:12の論理的関値をTHとする。入力信号S:11を入力選子41から入力すると、版入入力信号S:11がA×1から入力すると、版入方信号S:11がN×Nの回路61に入力されると、版N×NN回路61に入力されると、版N×NN回路61に入力されると、版N×NN回路61に入力されると、版N×NN回路61に入力されると、版N×ND回路61では、入力信号S:11との否定論理機を求め、逆相信号S:12を出力端子4

なってから運延時間T! +T? +T! 遅れて"L"レベ 本実施例では、正相信号S。11と逆相信号S。12が 同時に"し"レベルになることがない。そのため、この 1.1が"H" レベルとなる。逆相信号S。 1.2は、入力 **償号Si 11と正相信号S。11とを入力としたNAN** ルとなる。入力信号Si 11が"L" レベルになった場 ことができる。従って、本実施例の両相信号発生回路の 【0013】 ここで、入力信号S: 11が"H" レベル D回路61により、入力信号S: 1 1 が "H" レベルと レベルとなった後、正相信号S。11が遅延時間T!+ て、例えば図4のようなマスタスレーブ型FFを動作さ せれば、駭マスタスレーブ型FFの麒動作を的確に防ぐ 合、逆相信号 S。12が遅延時間 T3だけ遅れて"H" T2 - T3 遅れて"L"レベルとなる。以上のように、 となった場合、遅延時間Ti +T2遅れて正相信号S。 ような正相信号S。11及び逆相信号S。12を用い 通用可能な回路範囲を拡大できる。

【0014】<u>第2の実施例</u> 図6は、本実施例の第2の実施例を示す両相信号発生回 路の構成図であり、第1の実施例を示す図1中の要素と 共通の要素には共通の符号が付されている。この両相信

[0015]次に、動作を説明する。入力信号5:11 を入力端子41から入力すると、眩入力信号5,11が 図1と同様にインバータ51,52によって逐次反転さ れた後、正相信号S。11が出力増子42から出力され る。また、接続点N11から出力された反応信号がイン カされると、核NAND回路61では、入力信号S,1 1 との否定論理論を求め、逆相信号S。 12を出力端子 の実施例とほぼ同様となる。以上のように、本実施例で "し" レベルとなるにとがない。 狩った、姓」の戦指型 と同様に両相信号発生回路の適用可能な回路範囲を拡大 できる。また、インバータ52のファンアウト数が減少 **することにより、正相信号 S。11の駆動能力の低下を** パータ62で再び反転された後、NAND回路61に入 43から出力する。このような動作と設定された条件に より"+"フベル及び"~"フヘルの出力状態は、第一 は、正相信号S。11と逆相信号S。12が同時に 坊上できる.

[0016] 第3の実施例

図7は、本実施例の第3の実施例を示す両相信号発生回路の構成例であり、第1の実施例を示す図1中の整異と共通の要素には共通の符号が付されている。この両相信号発生回路では、図1の第2の結壁回路60が、構成が異なる第2の結壁回路70で構成されている。他の構成10階級24でいる。2人力のNOR回路71で構成されている。2人力のNOR回路71で構成されている。2人力のNOR回路71で構成されている。2人力のNOR回路71が増子41に接続され、他方の人力側が出力増子42に接続された構成とない、4次施例では、インバータ51,52とNOR回路71の信号伝導適時間をそれぞれT1,T2及びT3とし、人力信号に適適時でそれぞれT1,T2及付記をとし、人力信号に適適時間をそれぞれT1,T2数据を12の位相音が12とし、人力信号に適適時間をそれぞれT1,T2の名相音が11に第2という条件に設定されている。

【0017】図9は、図7の両相信号架生回路のタイミングチャートであり、この図9をお照しつ、図7の動7を指しつが、格を説明する。入力信号S: 11を入力端子41から入力すると、版入力信号S: 11が図1と同様にインバーカすると、版入力信号S: 11が図1と同様にインバー

特閣平06-152346

(9)

Si 11が"H"レベルとなった場合、遅延時間T3 選 れて逆相信号So 12が"L"レベルとなる。逆相信号 So 12を出力端子43へ出力する。ここで、入力倡号 11が出力端子42から出力される。正相信号So 11 がNOR回路71に入力されると、核NOR回路71で は、入力信号Si11との否定論理和を求め、逆相倡号 So 12が"L"レベルとなってから、遅延時間T!+ T? - T) 遅れて正相信号 S。 1 1 が "H" レベルとな **タ51,52によって逐次反転された後、正相信号S。** 

【0018】次に、入力信号Si 11が"L" レベルと なった場合、正相信号S。11が選延時間T: +T2 遅 れて"し"レベルとなり、逆相信号S。12が遅延時間 め、第1の実施例及び第2の実施例の他にも、通用可能 理回路70を構成することにより、図1の第2の論理回 な回路範囲を拡大できる。また、NOR回路で第2の論 路60のNAND回路に比べ、回路の構成衆子数を低減 ろに、本実施例では、正相信号S。11と逆相信号S。 Ti+T2 +T3 遅れて"H"レベルとなる。以上のよ 12が同時に"H"レベルになることがない。そのた

### 【0019】第4の実施例

通の要素には共通の符号が付されている。この両相信号 図8は、本発明の第4の実施例を示す両相信号発生回路 の構成図であり、第2の実施例を示す図6中の要案と共 発生回路では、図6の第2の論理回路60Aが構成の異 なる第2の論理回路10Aで構成されている。他の構成 は、2入力のNOR回路71及びインバータ72で構成 されている。2入力のNOR回路72の一方の入力倒が に接続されている。接続点N11と2入力のN0R回路 7.2の一方の入力倒との間には、インバータ7.2が接続 7.2及びNOR回路7.1の信号伝達遅延時間をそれぞれ T1, T2, T3 及びT4 とし、それぞれの信号伝達選 **延時間の相互関係をT? <T] +T1 とT? =T] とい** 入力端子41に接続され、他方の入力側が接続点N11 されている。また、本実施例はインバータ51,52, は、図6の構成と同一である。第2の論理回路70A う条件に設定されている。

を入力端子41から入力すると、眩入力倡号Si11が 図6と同様にインバータ51, 52によって逐次反転さ れた後、正相信号So 11が出力端子42から出力され 【0020】次に、動作を説明する。入力信号Si 11 る。また、接続点NIIから出力された反転倡号が、イ 3へ出力する。このような動作と、設定された条件によ リ"H"レベル及び"L"レベルの出力状態は、第3の 実施例とほぼ同様となる。従って、本実施例は、正相倡 号So [1と逆相信号So 12が同時に"L"レベルと ンパータフ2で再び反転された後、NOR回路71に入 カされると、核NOR回路71では、入力倡号Si111 との不定論理和を求め、逆相倡导S。12を出力端子4

なることがない。これにより、第3の実施例と同様に第 1の実施例及び第2の実施例の他にも、通用可能な回路 範囲を拡大できる。また、インバータ52のファンアウ ト数が減少することによって、第2の実施例と同様に正 NOR回路で第2の論理回路70Aを構成することによ 相償号Sollの駆動能力の低下を防止できると共に、

り、図1の第2の福理回路60のNAND回路に比べ回 【0021】なお、本発明は上記実施例に限定されず、 路の構成素子数を低減できる。

**恤々の変形が可能である。その変形例としては、例えば** 次のようなものがある。

(a) インバータ51,52は、例えば2入力のNA ND回路またはNOR回路に変えてもよい。この場合、 NAND回路またはNOR回路の一方の入力倒は、 "H" レベルまたは"L" レベルに固定する。

[四]

タ52を省略し、NOR回路71をOR回路に変えるこ 図6のインバータ52を治路してNAND回路 61をAND回路に変えたり、あるいは図8のインバー とにより、回路構成数を少なくすることができる。 9

第1の論理回路50と第2の論理回路60,6 0 A, 7 0 及び7 0 Aは、前記 (a), (b) 以外のゲ **一ト回路等で構成してもよい。** <u>3</u>

[0022]

【発明の効果】以上詳細に説明したように、第1の発明 を、TiとTiそれぞれ異なる時間に設定したので、次 によれば、第1,第2の論理回路の信号伝達選延時間 のような効果がある。

**列えば同時に"し"レベル信号または"H"レベル信号** (1) 第1,第2の論理回路の信号伝達運延時間1。 の立ち上り及び立ち下りが重複することを防止できる。 及びていにより、第1、第2の出力増子からの出力が、

(ii) 従来技術では、正相信号と逆相信号の間に時間 的なズレがあったが、本発明では第2の論理回路の関閉 制御により、時間的なズレを防止し、同一タイミングで 出力することができる。

ž.

間段出力とすることにより、第2の出力端子の駆動能力 (i.i.) 第2の論理回路の入力側を第1の論理回路の中 の低下を防止することができる。

202

ŝ

[0023] 第2の発明によれば、第2の論理回路をN AND回路またはNOR回路で構成したので、比較的協 単な回路によって第1の発明の(ⅰ)及び(ⅰⅰ)の効果 を得ることができる。第3の発明によれば、第2の論理 回路の入力を、第1の論理回路のインバータの中間段出 **カとしたので、第2の発明の効果が得られ、さらにファ** ンアウト数を少なくすることができ、第1の発明の(ii ()の効果を得ることができる。

【図1】本発明の第1の実施例を示す両相信号発生回路

【図2】従来の両相信号発生回路の構成図である。


信号伝達速延時間 第1の論理回路 第2の論理回路 数回ONYN NOR回路 インバータ 入力塔子 出力隔子 入力信号 出力信号 被死点 60, 60A, 70, 70A 51, 52, 62, 72 T, T1, T2, T3 So 11, So 12 4 Si --2 20 - 9 【図6】本発明の第2の奥施例を示す両相信号発生回路 【図7】本発明の第3の実施例を示す両相信号発生回路 【図8】本発明の第4の実施例を示す両相倡号発生回路 [図4] アウタースレーブ型FFの回路図である。 [図3] 図2のタイミングチャートである。 [図5] 図1のタイミングチャートである。 【図9】 図7のタイミングチャートである。 の構成図である。 の構成図である。 の構成図である。 [符号の説明]

501 [图2] 50,60:第1,第2の協項回算

本発明の第1の実施例の資相信号発生回路

(図4)

従来の両相因号発生回路








図1のタイミングチャート





本発明の第4の実施例の両相信号発生回路